Original document

## HETERO JUNCTION APPARATUS

Patent number:

JP61184887

Also published

US464116

Publication date:

1986-08-18

Inventor:

BUMAN KIMU; FUA KIYUU TSUERUNGU

Applicant:

TEXAS INSTRUMENTS INC

Classification:

- international:

H01L29/80

- european:


Application number: JP19850214363 19850927 Priority number(s): US19840656110 19840928

View INPADOC patent family

Report a data eri

Abstract not available for JP61184887 Abstract of corresponding document: US4641161

A metal-insulator-semiconductor field effect transistor using an undoped AlGaAs layer as an insulator over an n-type GaAs channel. The high breakdown field of the wide-bandgap AlGaAs results in a very high gate breakdown voltage and a low prebreakdown gate leakage current. The presence of the gate insulator also reduces the gate capacitance, Cgs. Moreover, the electron density in the channel is not all concentrated next to the heterojunction, which means that the series resistance of the channel is low, and also means that channel mobility will not be degraded by a less-than-perfect interface at the heterojunction.



Data supplied from the esp@cenet database - Worldwide

Description of corresponding document: US4641161

## BACKGROUND AND SUMMARY OF THE INVENTION

The present invention relates to microwave semiconductor devices, i.e. to semiconductor active devices capable of switc frequencies above one GHz.

The present invention more particularly relates to monlithic microwave integrated circuits (MMICs), i.e. to integrate (mMI

The present invention also particularly relates to power microwave devices, i.e. to microwave transistors capable of provoutput power greater than 100 microwatts per micron of gate width. The present invention also particularly relates to hig high-frequency microwave devices, i.e. to microwave transistors capable of providing an output power greater than 100 microwatts per micron of gate width at frequencies above 10 GHz.

The presently most popular microwave transistor technology is MESFET technology. The common features of this technology are that a Schottky-barrier metal is used as the gate in a JFET-like structure. The channel will typically be a lightly dope semiconductor layer which overlies a semiinsulating substrate. Leakage along the surface from gate to drain is a commo problem, and, since reduction of series resistance in the channel is also highly desirable, the gate is commonly recessed. the gate Schottky-barrier metallization is not deposited directly on the surface of the semiconductor, but a recess is etche the gate is deposited. Preferably the recess is not much wider than the gate, and is etched to (e.g.) one third the depth of the semiconductor.

JP61184887 2/7 ペーシ

semiconducting layer. This means that the electron population in the channel is slightly removed from the adverse effect surface states normally found at the semiconductor surface, and also means that the surface leakage path from gate to dra longer. However, although this recess etch step is necessary on most MESFET processes. It degrades manufacturability. recess etch depth is even slightly nonuniform across a wafer, the pinch-off voltages of the MESFETs on the wafer will v This can be disastrous.

Moreover, this technology suffers from several other very important limitations. The output power capability of a MESF limited by the gate-drain breakdown voltage and the conduction current through the channel. To improve the breakdown voltage, either a low carrier concentration buffer layer between the gate metal and the channel, or a graded channel appro be used. See A. Nagashima, S. Umebachi, and G. Kano, IEEE Trans. Electron Devices, vol. ED-25, p537, May 1978, wl hereby incorporated by reference. However, since the breakdown voltage is inversely proportional to the product of the c level and the active layer thickness, i.e., the channel current, see W. R. Frensley, IEEE Trans. Electron Devices, vol. ED p962, August 1981, and S. H. Wemple, W. C. Niehaus, H. M., Cox, J., V., Dilorenzo, and W. O. Schlosser, IEEE Trans. Electron Devices, vol. ED-27, p1013, June 1980, which is hereby incorporated by reference, the improvement in output limited. By employing either an insulating or a semi-insulating buffer layer, the breakdown voltage can be greatly increa to the much higher breakdown field of the layer, while the current level is maintained. This should result in a device with improved output power. Unfortunately, it has been proved difficult to fabricate metal-insulator-semiconductor or insulate FET from III-V compound semiconductors. This is largely due to the large lattice mismatch at the insulator interface and difficulty in growing a good oxide layer. Even though some attempts have been made in fabricating IGFETs with oxides Miura and M. Fukuta, IEEE Electron Devices, vol. ED-27, p1147, June 1980, which is hereby incorporated by reference suitability for microwave power generation has not been demonstrated. Other workers have attempted the use of Ar ionimplantation for the formation of a semi-insulating gate FET (SIGFET), see B. R. Pruniaux, J. C. North, and A. V. Payer Trans. Electron Devices, vol. ED-19, p672, 1972, which is hereby incorporated by reference, and the use of proton bombardment in the source-drain region for the creation of a MIS structure. See H. M. Macksey, D. W. Shaw, and W. R. Wisseman, Electronics Letters vol. 12, p192, 1976, which is hereby incorporated by reference. While the SIGFET appro resulated in a higher saturated output power, due to the observed higher breakdown voltage, the approach has not been reproducible. It also has inherent higher gate parasitic resistance, which limits its use for high frequency application.

Recently, MIS-type GaAs FETs with AlGaAs as the gate insulator have been reported. See T. J. Drummond et. al., Elect Letters, vol. 19, p 286, 1983, and Y. Katayama, et. al., Japan. J. of Appl. Phys. vol. 23, p. 150, 1984, which is hereby incorporated by reference. These devices are referred to (among other names) as HEMTs. The reported device structure GaAs channel layer which is either undoped or very lightly doped, under a doped AlGaAs layer. This provides very high channel mobilities, but results in very low current levels and high parasitic resistances. These devices were primarily into for high-speed digital IC applications, and appear to be inherently unsuitable for any application requiring significant podensity.

HEMT devices are extremely sensitive to the quality of the interface between the GaAs and AlGaAs layers. In a HEMT structure, the active carrier population is very narrowly confined to a shallow layer underneath this heterojunction. This that any degradation in the quality of this interface will drastically degrade the device characteristics. This means that HI are difficult to fabricated, and difficult to fabricated reproducibly.

The present invention teaches a heterojunction transistor having an intrinsic (or nearly so) AlGaAs barrier layer over a moderately or heavily doped GaAs channel layer. In the example of this new GaAs power MISFET structure shown in F highly doped active GaAs layer was used under an undoped Al(0.5)Ga(0.5)As layer to produce enough conduction curre through the channel.

This structure has numerous major advantages over the prior art. First, output power is in general proportional to the ope voltage, which is typically limited by gate breakdown voltage. The present invention improves the gate-drain breakdown yields higher operating voltage, and therefore higher power from the same size device. A second advantage is that, for doperating at the same power, it is preferable to operate in a high voltage regime rather than a high current regime, because simplifies power supply layout. The device of the present invention could be operated at, for example, 15 volts (with the impedance-transformed if necessary) as opposed to a prior art MESFET power device which would have to be twice as and operated at only eight volts.

A third advantage is that cutoff frquency (or extrapolated cutoff frequency FT) is in general proportional to transconduct sub-m over gate source capacitance C-sub-gs; the present invention keept transconductance reasonably good while impressed to source capacitance significantly (due to the undoped layer of AlGaAs below the gate), and therefore raises the frequency.

As far as the band diagram difference between the HEMT and the device of the present invention, the inventive device h band structure as shown in FIG. 2A, where the left side of the band diagram shows the undoped AlGaAs, and in the mid the transition from there to the N+ GaAs, the accumulation region is fairly shallow, so the total amount of charge collect the small well below the AlGaAs level is going to be relatively small as compared to FIG. 2B, which shows the band strn for the HEMT case. In this case the AlGaAs showsn on the left side is N+, and therefore the potential well at the AlGaA GaAs boundary is deep and will collect a great many electrons, and therefore the electron distribution in the HEMT is go be much more two dimensional than in the device of the present invention. A consequence of the more vertically uniforn

JP61184887

electron distribution in the device of the present invention is that the quality of the GaAs to AlGaAs interface is less criti Naturally it is nice if you can fabricate the structure with the extremely high quality GaAs to AlGaAs interface which is for HEMT device, but for the device of the present invention this is not necessary. That means, for example, that metallc CVD can be used to fabricate device of the present invention with (optionally) less stringent requirements on interface q or other CVD fabrication may be possible. Interface quality is still important in the device of the present invention, but it as important as with a HEMT. In the device of the present invention defects at the interface are likely to induce trapped a which may screen or partially screen the gate signal from the channel, but in the HEMT gate defects are critically import because they may cause scattering effects which directly and immediately degrade the channel mobility. This effect is no dangerous in the device of the present invention.

A further advantage of the present invention is that the use of dopants in the AlGaAs, as in the HEMT prior art, well also provide some traps, presumably due to deep levels.

A further modified embodiment of the invention, shown in FIG. 4, is achieved by inserting an additional very thin undor gallium arsenide layer between the undoped AlGaAs layer and the n type gallium arsenide layer. This additional layer m for example, 300 angstroms thick, or within the range of 100 to 500 angstroms thick, or, less preferably, thicker or thinn this case, a potential will for electrons will exist at the junction between the AlGaAs and the undoped gallium arsenide la Other workers have explored using this potential well alone to provide an operating mode analogous to the operation of HEMT. However, in this embodiment of the invention, not only does this potential well provide an additional channel, b type gallium arsenide also provides a channel. Thus, the total channel current is increased, since two separate regions of conduction are both controlled by the gate. The difference in operating characteristics between this embodiment and the embodiment is in the forward bias operating characteristics. That is, under reverse bias the small potential well between undoped AlGaAs and the undoped gallium arsenide will be depleted, and the pinch off characteristics of the N type galli arsenide channel region will predominate. However, when the gate is forward biased (e.g., at voltages between 0 and arc volts, where the Schottky barrier starts to conduct under forward bias) the small well between the two undoped layers wi accumulation, and substantial additional current will be obtained at such biases. Thus, the IV curves of FIG. 3 show that characteristics of the FIG. 2C structure are similar to those of the FIG. 2A structure close to pinch off, but under forward substantial additional current will flow at the same voltage levels. This alternative embodiment is particularly applicable integrated circuits combining both enhancement mode and depletion mode transistors.

Two additional important advantages of the present invention are as follows: First, in conventional MESFET art, it is no necessary to put the gate in a recess, to minimize surface state effects. However, in the present invention, the undoped A layer itself serves to minimize surface leakage as discussed above, so that this recess etch step is not necessary. However most preferred embodiment of the present invention, an N+ GaAs layer is used to assist source and drain contact formati However, this N+ layer is not necessary. For example, after the patterned N+ source/drain implant was applied, the source drain metallizations could be deposited directly on the doped portions of the AlGaAs layer, or, alternatively, the AlGaAs can be etched away selectively at the contact locations.

A processing advantage of the thin N+ gallium arsenide layer which is most preferably used on top of the AlGaAs layer is easy to use an etch which will etch gallium arsenide and stop on AlGaAs. For example, wet etches containing oxidizir agents will accomplish this, as will plasma etches which preferably include some fraction of an oxidizing GaAs. Thus, the layer can easily be patterned, and the timing of the etching step which patterns it is not critical.

A key problem with the prior art on recess etching and conventional gallium arsenide MESFET structures is that the dev characteristics are extremely sensitive to the depth of the recess etch, and therefore the recess etch is a critical parameter However, it is very difficult to control this etch step so that it is absolutely uniform across the slice. This difficulty is cor avoided by the present invention.

According to the present invention there is provided:

A heterojunction device comprising:

A channel layer comprising a first semiconductor material and comprising a dopant concentration of at least ten to the 10

A barrier layer overlying said channel layer and comprising a second semiconductor material lattice-matched to said firs material and having a bandgap wider than the bandgap of said first semiconductor material and comprising a net dopant concentration less than ten to the 16th per cubic centimeter;

First and second source/drain regions electrically connected to said channel layer, and a gate electrode capacitatively cou a portion of said channel layer between said source/drain connections.

#### BRIEF DESCRIPTION OF THE DRAWINGS

The present invention will be described with reference to the accompanying drawings, wherein:

FIG. 1 shows a first sample embodiment of the invention;

FIG. 2 shows approximate band diagrams, along a vertical line through the gate and channel, for the device of FIG. 1, fo

JP61184887 4/7 ページ

conventional HEMT device, and for the alternative inventive embodiment of FIG. 4;

FIG. 3 shows approximate I-V curves for the devices of FIG. 1 and of FIG. 4;

FIG. 4 shows a further modified embodiment of the invention, achieved by inserting an additional very thin undoped gal arsenide layer between the undoped AlGaAs layer and the n type gallium arsenide layer.

## DESCRIPTION OF THE PREFERRED EMBODIMENTS

In the example of this new GaAs power MISFET structure shown in FIG. 1, a highly doped active GaAs layer 14 was us under the undoped AlxGal-xAs layer 16 to produce enough conduction current through the channel. The GaAs active lay was 0.1 micron thick with a doping of 3.5.times.10@17 cm@-3. The AlAs mole fraction x was selected as 0.5, which re a band gap of 2 eV in the AlGaAs barrier layer 16 and a low electron mobility (200 cm2/V-sec) for the n-type GaAs cha layer 14. The AlGaAs layer 16 is 0.06 micron, and is lattice matched to the doped GaAs 14 with a good interface. See H Casey, Jr., et. al., J. Appl. Phys. vol. 50, p3484, May 1979, which is hereby incorporated by reference.

The device described above has been fabricated and evaluated. The different layers 14, 16, and 18 were grown sequentia the molecular beam epitaxy technique on a semi-insulating substrate 10 overlaid by a buffer layer 12. (The buffer layer 1 provided for physical rather than electronic reasons, i.e. merely because it assists in achieving good epitaxial (MBE) gro the following layers.) The n+ GaAs layer 18 is provided primarily to assist contact formation, i.e. to ensure low resistanc between source/drain metallization 20 and channel layer 14. This thin highly doped layer can also be used for other circu functions, e.g. it can be used as a resistor or as a capacitor plate, or it can function as a field plate or can be used to provi interconnects. Preferably a masked implant (e.g. silicon), indicated by diffusion boundaries 24, is used to define source/c regions and further reduce series resistance.

A sample device constructed in this technology is an inter-digitated FET having 0.6 micron electron-beam defined gates micron source-drain spacing. The n+ layer 18 was selectively wet etched for the 2 micron opening. A via hole was used source pad 20. This device does not require any active layer recess as in the case of conventional MESFETs. The current solely controlled by the MBE growth (i.e. by the thickness and doping of layers 14 and 16). Therefore, the current level devices can be very uniform. For easy of fabricating the first MISFET device, no n+ ion-implantation 24 through the Alc layer 16 was used for the source and drain ohmic contacts, but the contacts are alloyed directly through the AlGaAs laye This results in relatively high series resistances and saturation voltage.

The transconductance of a 150 micron gate width MISFET is about 87 mmhos/mm, which agrees with the estimated value the MISFET with a good interface. The I-V curve shows a very linear transfer characteristic, i.e. equal spacings of the dracteristic as the gate voltage is stepped in equal increments. Even though the transconductance is lower than that of the conventional MESFET, the reduced gate to source capacitance, Cgs, makes the ratio, gm/Cgs, higher, which will improve high frequency performance. The breakdown voltage is very high (19 to 20 volts), with extremely low prebreakdown gate leakage current. The improvement is breakdown voltage using AlGaAs layer 16 increases the maximum output power provides.

The microwave characteristics of such a device with a total gatewidth of 750 micron (8 gate fingers) have been evaluated though the device was not fully optimized, excellent microwave performance results at X and lower Ku bands were obta small signal gain of 11 dB has been obtained at 13 GHz. At 10 Ghz, an output power of 630 mW was achieved with 7 dI and 37% power-added efficiency. A maximum efficiency of 43% was obtained at 400 mW output (6 dB gain) at 10 Ghz operated at 8 GHz with the operating conditions optimized for maximum efficiency, a power-added efficiency of 46% w obtrained at 300 mW output and 7 dB gain.

The present invention has demonstrated for the first time the excellent microwave performance of the GaAs MIS-type power. Since the AlGaAs layer as an insulator. Due to the higher breakdown field of the added AlGaAs layer, a higher carriconcention can be used for the active channel, which will result in an improved power. Since this structure does not require active layer recess, it will also result in more uniform and reproducible devices. We believe that, with further material and channel structure optimizations, this GaAs power MISFET will provide an excellent alternative to the conventional MES and may even surpass the microwave performance of the MESFET in terms of output power, efficiency, and frequency.

In the presently preferred embodiment, the gate metal 22 can be a metal such as aluminum or titanium-tungsten or Ti/Pt/ source/drain metallizations 20 can be, for example, gold-germanium/nickel. The buffer layer 12 is preferably undoped garsenide, i.e., gallium arsenide having a net dopant concentration below 10 to the 14 and maybe a micron or two thick. (buffer layer is provided for physical reasons, as is well known in the art, to achieve good epitaxial layer quality, and is no strictly necessary for electronic functionality.) The substrate 10 is preferably semi-insulating, e.g. chrome doped or intring gallium arsenide.

The present invention can be integrated into gallium arsenide integrated circuits in much the same fashion as convention MESFET structures are. However, the present invention provides advantages in some areas. For example, if implant-dan isolation is used, the top N+ gallium arsenide layer 18 would be etched away, and the undoped AlGaAs layer 16 which v

then be at the surface of the regions adjoining and in the implant damaged isolation would thereby reduce surface leakag which is the major leakage mode in implant/damaged isolation. In addition, the top N+ gallium arsenide layer 18 can be resistor fabrication if desired, as can the thick N type gallium arsenide channel region 14.

A further modified embodiment of the invention, shown in FIG. 4, is achieved by inserting an additional very thin undor gallium arsenide layer 26 between the undoped AlGaAs layer 16 and the n type gallium arsenide layer 14. This addition: 26 might be, for example, 300 angstroms thick, or within the range of 100 to 500 angstroms thick, or, less preferably, thi thinner. In this case, a potential well for electrons will exist at the junction between the AlGaAs 16 and the undoped gall arsenide layer 26. Other workers have explored using this potential well alone to provide an operating mode analogous to operating of the HEMT. However, in this embodiment of the invention, not only does this potential well provide an addi channel, but the N type gallium arsenide 14 also provides a channel. Thus, the total channel current is increased, since tv separate regions of conduction are both controlled by the gate. The difference in operating characteristics between this embodiment and the first embodiment is in the forward bias operating characteristics. That is, under reverse bias the small potential well between the undoped AlGaAs and the undoped gallium arsenide will be depleted, and the pinch off charac of the N type gallium arsenide channel region will predominate. However, when the gate is forward biased (e.g., at volta between 0 and around 0.6 volts, where the Schottky barrier starts to conduct under forward bias) the small well between undoped layers will be in accumulation, and substantial additional current will be obtained at such biases. Thus, the IV c FIG. 3 show that the IV characteristics of the FIG. 2C structure are similar to those of the FIG. 2A structure close to pinc but under forward bias substantial additional current will flow at the same voltage levels. This alternative embodiment is particularly applicable to integrated circuits combining both enhancement mode and depletion mode transistors.

The barrier layer 16 is about 600 Angstroms thick in the presently preferred embodiment, and generally is preferably bet 200 and 2000 Angstroms thick, but may optionally be as thin as 100 Angstroms (or even less) or as thick as 3000 Angstr The product of thickness and doping for channel layer 14 is preferably comparable to that found in the MESFET prior at the present invention permits use of quite a high channel doping. Alternatively, the present invention also permits use of doping thickness products than those found in the MESFET prior art, since the resultling higher pinchoff voltage charact are accommodated by the higher gate breakdown voltages. Channel layer 14 is preferably between 1000 and 2000 Angst thick for X-band operation, but may be thinner for higher frequencies: it may be as thin as 300 Angstroms (or even less) alternatively as thick as one-half micron. The most preferred doping level for layer 14 is between one and ten times ten t per cc, but lower doping levels may be used. The channel doping level must be at least 1E16, and should preferably be n higher than this, to minimize series resistance.

The principal preferred embodiment uses Al(0.5)Ga(0.5)As for the barrier layer, but of course other AlGaAs alloys, havi other bandgaps, could be used instead. It is not even necessary to rely on the GaAs /AlGaAs system: other lattice-matche heterojunction systems could be used instead. It is preferred that the difference in bandgap between the channel layer 14 barrier layer 16 be at least 0.3 eV, but this could optionally be as little as 0.1 eV. As the bandgap difference between the materials is made smaller, the device of the present invention tends to behave more like prior art MESFET devices.

The key advantages of the present invention as compared to the HEMT device are: The present invention provides more (and also more current, and also more voltage) than a HEMT device for the same size device. Therefore, the device of th present invention does have the capability to generate much more power than the HEMT device.

An additional advantage over the HEMT art is simpler fabrication. Since the GaAs to AlGaAs interface is less critical in present invention, more processing latitude is obviously available.

As opposed to conventional MESFET devices, the key advantages of the present invention are: improved uniformity acr slice, since depth of recess etch is no longer a relevant parameter; second, the device of the present invention can operate much higher voltages than conventional MESFETs, for given doping and thickness parameters, and therefore can achiev greater power for unit gate width for equivalent parameters.

In addition, the modified embodiment of the present invention, which has an undoped gallium arsenide layer interposed the undoped AlGaAs layer and the N type gallium arsenide layer, has the additional advantage over conventional MESF of increased current capability, due to conduction in the potential well between the two undoped layers.

Thus, the present invention teaches a metal-insulator-semiconductor field effect transistor using an undoped AlGaAs lay insulator over an n-type GaAs channel. Due to the higher breakdown field of the wide-bandgap AlGaAs, the gate breakd voltage has been greatly improved as compared with a conventional GaAs MESFET. The prebreakdown gate leakage cuthis new device structure is also much lower than that of the MESFET. The presence of the gate insulator also reduces the capacitance, Cgs. Moreover, the electron density in the channel is not all concentrated next to the heterojunction, which that the series resistance of the channel is low, and also means that channel mobility will not be degraded by a less-than-interface at the heterojunction. All these factors result in a GaAs power FET structure with potentials for high power, eff and frequency of operation. An unoptimized 750 micron gate width device achieved an output power of 630 mw with 7 and 37% power-added efficiency at 10 GHz. At reduced output power levels, power-added efficiency as high as 46% we obtained at X band.

The present invention has been described with primary reference to a heterojunction system wherein AlGaAs and GaAs

JP61184887 6/7 ページ

as a lattice-matched pair of semiconductors having different band gaps. However, the present invention can also be embusing any other lattice-matched heterojunction semiconductor system, such as InP/GaInAsP, CdTe/HgCdTe, or many otl well known. See Pankove, Optical processes in semiconductors, which is hereby incorporated by reference.

As will be apparent to those skilled in the art, the present invention provides fundamental novelty in the art of microwav devices, and its scope is accordingly not limited except as specified in the accompanying claims.

Data supplied from the esp@cenet database - Worldwide

Claims of corresponding document: US4641161

What is claimed is:

- 1. A heterojunction device comprising: a channel layer comprising a first semiconductor material and comprising a dopa concentration of at least ten to the 16th per cubic centimeter; a barrier layer overlying said channel layer and comprising second semiconductor material lattice-matched to said first material and having a bandgap wider than the bandgap of sai semiconductor material and comprising a net dopant concentration less than ten to the 16th per cubic centimeter and of t inhibiting carrier tunneling; and first and second source/drain contacts electrically connected to said channel layer, and a electrode capacitatively coupled to a portion of said channel layer between said source/drain connections.
- 2. The device of claim 1, wherein: said barrier layer is roughly 600 angstroms thick; said second semiconductor material bandgap which is at least 0.3 eV wideer than the bandgap of said first semiconductor material; and said gate electrode cc a strip of metal forming a Schottky barrier contact to said barrier layer.
- 3. A heterojunction device comprising: a channel layer comprising a first semiconductor material and comprising a dopa concentration of at least ten to the 16th per cubic centimeter; a barrier layer overlying said channel layer and comprising second semiconductor material attice-matched to said first material and having a bandgap wider than the bandgap of said semiconductor material and comprising a net dopant concentration less than ten to the 16th per cubic centimeter; first an second source/drain contacts electrically connected to said channel layer, and a gate electrode abutting said barrier layer capacitatively coupled to a portion of said channel layer between said source/drain connections.
- 4. The device of claim 3, wherein said second semiconductor material has a bandgap which is at least 0.3 eV wider than bandgap of said first semiconductor material.
- 5. The device of claim 3, wherein said channel layer has a net dopant concentration greater than ten to the 17 per cc.
- 6. The device of claim 3, wherein said barrier layer is locally degenerately doped above portions of said source/drain reg make said connection between said source/drain contacts and said channel layer.
- 7. The device of claim 3 wherein said barrier layer is less than 2000 Angstroms thick.
- 8. The device of claim 3, wherein said gate electrode comprises a strip of metal forming a Schottky barrier contact to sai layer.
- 9. The device of claim 3, further comprising an additional layer of said first material interposed between said channel lay said barrier layer.
- 10. A heterojunction device comprising: a channel layer comprising a first semiconductor material and comprising a dop concentration of at least ten to the 16th per cubic centimeter; an intermediate layer overlying said channel layer and also comprising said first material and comprising a net dopant concentration less than one third of the net dopant concentration said channel layer; a barrier layer overlying said intermediate layer and comprising a second semiconductor material latt matched to said first material and having a bandgap wider than the bandgap of said first semiconductor material and com a net dopant concentration less than ten to the 16th per cubic centimeter; first and second source/drain contacts electrical connected to said channel layer, and a gate electrode capacitatively coupled to a portion of said channel layer between sa source/drain connections.
- 11. The device of claim 10, wherein said second semiconductor material has a bandgap which is at least 0.3 eV wider the bandgap of said first semiconductor material.
- 12. The device of claim 10, wherein said channel layer has a net dopant concentration greater than ten to the 17 per cc.
- 13. The device of claim 10, wherein said barrier layer is locally degenerately doped above portions of said source/drain to make said connection between said source/drain contacts and said channel layer.

- 14. The device of claim 10 wherein said barrier layer is less than 2000 Angstroms thick.
- 15. The device of claim 10, wherein said intermediate layer is less than 500 Angstroms thick.
- 16. The device of claim 10, wherein said gate electrode comprises a strip of metal forming a Schottky barrier contact to : barrier layer.

Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

### ⑩ 日本国特許庁(JP)

⑩特許出願公開

# @ 公 開 特 許 公 報 (A) 昭61 - 184887

sint Cl.4

識別記号 庁内整理番号

43公開 昭和61年(1986)8月18日

H 01 L 29/80

7925-5F

審査請求 未請求 発明の数 2 (全10頁)

公発明の名称 ヘテロ接合装置

②特 願 昭60-214363

20出 願 昭60(1985)9月27日

優先権主張 Ø1984年9月28日 9米国(US) 19656110

砂発 明 者 ブ マ ン キ ム アメリカ合衆国テキサス州リチャードソン,メイフラウア

ー ドライブ 1709

⑫発 明 者 ファ キュー ツェル アメリカ合衆国テキサス州ダラス, ダヌーン アベニュー

70

7604

⑪出 願 人 テキサス インスツル アメリカ合衆国テキサス州ダラス,ノース セントラル

メンツ インコーポレ エクスプレスウエイ 13500

イテツド

四代 理 人 弁理士 浅 村 皓 外2名

明細 書

#### 1.発明の名称

ヘテロ接合装置

#### 2.特許開求の範囲

- (1) 第1の半導体材料で構成されていて、少なくとも1 0<sup>16</sup>/cm<sup>3</sup> のドーパント濃度を持つチャンネル層と、酸チャンネル層に重なつていて、前記第1 の材料と格子が整合した第2の半導体材料で構成されていて、そのペンドやヤップが前記第1の半導体材料のペンドやヤップよりも広く、1 0<sup>16</sup>/cm<sup>3</sup> 未満の正味のドーパント濃度を持つ障壁層と、前記チャンネル層に電気接続された第1及び第2のソース/ドレイン接点と、酸ソース/ドレイン接続部の間で前配チャンネル層の一部分に容量結合されたゲート電極とを有するヘテロ接合装置。
- (2) 特許請求の範囲第1項に記載したヘテロ接合 接置に於て、前記第2の半導体材料のパンドギャップが前記第1の半導体材料のパンドギャップよ りも少なくとも0.3 eV 広いヘテロ接合装置。

- (3) 特許請求の範囲第1項に記載したヘテロ接合 装置に於て、前記テヤンネル層の正珠のドーパン ト機度が10<sup>17</sup>/cm<sup>3</sup>より大きいヘテロ接合装置。
- (4) 特許辦求の範囲第1項に記載したヘテロ接合 装置に於て、前記障壁層が前記ソース/ドレイン 領域の一部分の上方では局部的に縮逃ドープされ ていて、前配ソース/ドレイン接点とチャンネル 層の間の接続部を作るヘテロ接合装置。
- (5) 特許請求の範囲第1項に記載したヘテロ接合 装置に於て、前記障整層の厚さが2,0000 元未満 であるヘテロ接合装置。
- (6) 特許請求の範囲第1項に記載したヘテロ接合 装置に於て、前記ゲート電極が前記障壁層に対し てショットキー障壁接触を形成する金属のストリ ップで構成されているヘテロ接合装置。
- (7) 特許請求の範囲第1項に記載したヘテロ接合 装置に於て、前記ソース/ドレイン接点と前記障 整層の間に介在配置された前記第1の材料の別の 層を有するヘテロ接合装置。
- (8) 第1の半導体材料で構成されていて、少なく

とも1 016/cm³のドーパンでである/cm³のドーパンでである/cm³のドーパンであると、 該チャンを増になって、 前記のお料で構成されて、 前記のでは、 1 のでは、 2 のでは、 2 のでは、 3 に近のでは、 5 を持つのでは、 5 を持つが、 6 を持つが、 6 を持つが、 7 を対し、 7 を対し、 8 を持つが、 8 を持つが、 8 を持つが、 9 を持つが、 1 ので、 8 を持つが、 1 ので、 1 を持つが、 1 ので、 1 を持つが、 1 ので、 1 を持つが、 1 ので、 1 を持つが、 1 を持つが、 2 ののでは、 1 のでは、 1 を持つが、 2 を対し、 5 を対

(9) 特許請求の範囲第8項に記載したヘテロ接合 装置に於て、前記第2の半導体材料のパンドヤヤップが前記第1の半導体材料のパンドヤヤップよ りも少なくとも 0.3 eV 広いヘテロ接合装置。

(C) 特許辦求の範囲第8項に記載したヘテロ接合 装置に於て、前記チャンネル層の正味のドーパン

#### 動装置に関する。

更に具体的に云えば、この発明はモノリシック・マイクロ波集検回路( MAMIC )、即ち、多くの能動装置を含んでいて、1 GHz より高いクロック速度でスイッチングする集積回路に関する。

この発明は特に電力マイクロ波装置、即ち、ゲート幅の1ミクロンあたり100マイクロワットより大きな出力電力を発生し得るマイクロ波トランジスタにも関する。この発明は特に大電力高周波マイクロ波装置、即ち、10GH2より高い周波数で、ゲート幅の1ミクロンあたり100マイクロ波トランジスタにも関する。

#### 従来の技術及び問題点

現在最も普及しているマイクロ波トランジスタ技術は MBSFET 技術である。この技術の共通の特徴は、JFET 形構造のゲートとしてショットキー障壁金属を使つていることである。典型的には、チャンネルは、半絶縁性基板をおおり低不純物濃度に、ドープされた GaAs 半導体層である。ゲー

ト濃度が1 01<sup>7</sup>/cm³ より大きいヘテロ接合装置。 (1) 特許請求の範囲第8項に記載したヘテロ接合 装置に於て、前記障盤層が前記ソース/ドレイン 領域の一部分の上方で局部的に縮退ドープされて いて、前記ソース/ドレイン接点及び前記チャン ネル層の間の接続部を作るヘテロ接合装置。

03 特許請求の範囲第8項に記載したヘテロ接合 装置に於て、前記障礙層の厚さが2,000 Å未満 であるヘテロ接合装置。

(13) 特許請求の範囲第8項に記載したヘテロ接合 装置に於て、前記中間層の厚さが500 Å未満で あるヘテロ接合装置。

(4) 特許請求の範囲第8項に記載したヘテロ接合 装置に於て、前記ゲート電復が前記障壁層に対し てショットキー障壁接触を形成する金属のストリ ップで構成されているヘテロ接合装置。

#### 3. 発明の詳細な説明

#### 産業上の利用分野

発明はマイクロ波半導体装置、即ち、1 GHz より高い周波数でスイッチングが出来る半導体能

トからドレインへの表面に沿つた漏れ電流が共通 の問題であり、チャンネルの直列抵抗を減少する ことも非常に望ましいから、ゲートを引込めるの が普通である。即ち、ゲートのショットキー障壁 メタライズ部を半導体の接面の上に直接的にデポ ジットせず、ゲートをデポジットする前に凹部を エッチする。この凹部がゲートよりあまり幅が広 くなくて、半導体層の課さの(例えば)1/3の 深さまでエッチされるととが好ましい。つまり、 チャンネル内の電子のポピュレーションが半導体 の表面に通常見られる表面状態の悪影響から若干 離され、それと共にゲートからドレインへの表面 **溺れ通路が一層長くなる。然し、この凹部エッチ** 工程は大抵のMESPETプロセスに必要であるが、 これは製造能力を低下させる。凹部をエッチする 深さがウエーハ全体にわたつて僅かでも一様でな くなると、このウエーハ上の MESFET のピンチオ フ電圧が変化する。これは大きな被害になること がある。

更に、この技術はこの他にも幾つかの重要な制

約がある。MESPETの出力電力能力は、ゲート・ ドレイン降伏電圧とテヤンネルの導電電流とによ つて制限される。降伏電圧を改善する為には、ゲ ート金属とチャンネルの間にキャリア濃度の低い パッファ層を設けるか又は段階形チャンネル方式 を用いることが出来る。 IEEE トランスアクショ ンズ・オン・エレクトロン・デパイセス能ED-25巻、第537頁(1978年5月号)所載の A. ナガシマ、S. ウメパチ及びG. カノの論文 を参照されたい。然し、降伏覚圧はドーピング・ レベルと能動層の厚さの積、即ちチャンネル電流 に反比例する( IEBB トランスアクションズ・オ ン・エレクトロン・デパイセズ誌、ED-28巻、 第962頁(1981年8月号)所載のW. R. フ レンズリーの論文及び同誌ED-27巻第1,013 買(1980年6月号)所載のS.H.ウエンプル、 W. C. ニーハウス、 H. M. コックス、 J. V. ジロ レンプ及び W.O.シュローサの論文参照 ) から、 出力電力の改善は限界がある絶景体又は半絶級体 パップア層の何れか一方を用いることにより、こ

A. V. ペイヤーの論文)並びにMIS 構造を作る為にソース・ドレイン領域に陽子照射を使うこと(エレクトロニクス・レターズ誌、第12巻第192頁(1976年)所載のH. M. マックゼー、D. W. ショー及びW. R. ウイスマンの論文)を試みた。 SIGFET 方式によつて、一層高い絶縁降伏の電圧が観測されたことによつて、一層高い絶縁降伏の電圧が観測されたことによつて、一層高い飽和出力電力が得られたが、この方式は再現性がなかった。更にこれは一層大きな固有のゲート寄生抵抗を持ち、それがこれを高周波の用途に使う時の制約となる。

最近 A4GaAs をゲート絶縁体とした MIS 形のGaAs FBT が報告されている。エレクトロニクス・レターズ誌、第19巻第986頁(1983年)所載のT. J. ドラモンド他の論文、及び日本応用物理学会英文誌第23巻第150頁(1984年)所載のY. カタヤマ他の論文参照。こういう装置は(他にも名前があるが)HEMT と呼ばれている。報告された装置の構造は、ドープした A4GaAs 層の下に、ドープしないか敢いはごく軽くドープし

の層の絶縁降伏の電界がずつと高いことにより、 電流レベルを保ちながら、降伏電圧を大幅に高め るととが出来る。との結果、出力電力が改善され た装置が得られる筈である。都合の悪いことに、 金属 - 絶線体 - 半導体叉は絶線ゲート FET を I -V族化合物半導体から製造するのは困難であると とが判つた。とれは絶縁体の界面に於ける格子の 著しい不整合並びに良好を酸化物層を成長させる ことの困難さによる所が大きい。酸化物を用いて IOFET を製造する幾つかの試みもなされた(IEEB トランスアクションズ・オン・エレクトロン・デ パイセズ誌、BD-27巻、第1,1 47頁 (1980 年 6 月号)所載の 1. ミウラ及び M. フクタの 論 文参照)が、それがマイクロ被電力を発生するの に適しているととは実証されなかつた。との他の 研究者は半絶縁ゲート FET ( SIGPET )を形成す る為にAr イオンの打込みを使りこと( IBEB トラ ンスアクションズ・オン・エレクトロン・デバイ セポ誌、BD-19巻第672頁(1972年) 所載の B. R. プリユーニオ、 J. C. ノース及び

た GaAs チャンネル層を持つている。とれによつ てチャンネル内の移動度が非常に高くなるが、そ の結果電流レベルが非常に低くなり、寄生抵抗が 大きくなる。こりいう装置は主に高速デイジタル IC用であり、かなりの電力密度を必要とする用 途にとつては本質的に不適当であると思われる。

HEMT 装置は、 GaAs 層及び A & GaAs 層の間の界面の品質の影響を復めて受け易い。 HEMT 構造では、能動キャリャのポピュレーションが、 とのヘテロ接合の下にある後い層にどく狭く局限されている。つまり、 との界面の品質が劣化すると、装置の特性が急に悪化する。 これは、 HEMT を製造するのが困難であることを意味する。

#### 問題点を解決する為の手段及び作用

この発明は、中位又は著しくドープされた GaAs チャンネル層の上に真性の(又は殆んど真性の) AdGaAs 障壁層を持つヘテロ接合トランジスタを 提供する。この新しい GaAs 電力 MISFET 構造の第 1 図に示す例では、ドープされていない Ad (G.5) Qa( 0.5 )As 層の下に署しくドープされた QaAs 能動屬を用いて、チャンネルに十分を導電電流を 発生している。

5番目の利点は、カットオフ周波数(又は補外カットオフ周波数ドエ)が一般的にゲート・ソース間静電容量 Cgs で除したトランスコンダクタン

一様である結果、 GaAs と A&GaAs の界面の品質が それ程制類でなくなる。当然、 HEMT 装置に要求 される様を極めて品質の高い GaAs と AsGaAs の界 面を持つ構造を作ることが出来ればよいが、との 発明の装置では、とういうととが必要ではない。 つまり、例えば有機金属 CVD を使つて、界面の品 質に(随意選択により)それ程厳しくない条件を 持つこの発明の装置を製造することが出来るし、 或いはこの他のCVD製造方法も使うことが出来る。 との発明の装置でも、界面の品質は依然として重 製であるが、 HEMT の場合程重要ではない。この 発明の装置では、界面に於ける欠陥は、チャンネ ルからのゲート信号を遮り或いは部分的に避る惧 れのある捕捉電荷を誘起する慣れがあるが、HRMT では、ゲート欠陥は、チャンネルの移動度を直接 的に且つ適ぐに劣化させる散乱効果を招く慎れが あるので、とういう欠陥が非常に重要な意味を持 つ。との散乱効果は、との発明の装置ではそれ程 危険ではない。

との発明の別の利点は、従来技術の HEMT の様

スgm, すなわちgm / Cgs に比例する。との発明は(ゲートの下にドープされていない AdGaAs 層がある為に)ゲート・ソース間静電容量をかなり改善しながら、トランスコンダクタンスを妥当な範囲で良好に保ち、従つてカットオフ周波数を高くする。

HEMT とこの発明の装置のペンドダイアグラムの遠いについて云うと、この発明の装置は第2A図に示す様なペンド構造を持つている。このペンド線図の左側がドープされていない AdGaAs を示し、これからN+の GaAs へ遷移する中央では、蓄積倒域がかなり没く、この為 AdGaAs レベルの下の小さな井戸に収集される合計の電荷量は、HRMT の場合のペンド構造を示す第2B図に敬べて比較的小さくなつている。第2B図の場合、左側に示す AdGaAs はN+であり、従つて AdGaAs とGaAs の境界にある電位井戸が深く、非常に多くの電子を収集し、従つて、HEMT の電子分布は、この発明の装置よりも余計に2次元的になる。この発明の装置に於ける電子分布が垂直方向に一層

に、AAGBAS にドーパントを使りと、恐らく深い レベルであるため、若干のトラップが出来る傾向 があることである。

第4図に示したとの発明の若干変更した実施例 は、ドープされていない AdGaAs 層と n 形の砒化 ガリウム層との間に非常に薄くドープされていな い追加の砒化ガリウム層を挿入するととによつて 達成される。との追加の層は、例えば厚さが 300Å 或いは100乃至500<sup>歳</sup>の範囲内であればよく、 それ程好ましくはないが、それより厚くても薄く てもよい。この場合、 ASGaAs 居とドープされて いない砒化ガリウム層との間の接合に電子に対す る電位井戸が存在する。他の研究者は、この低位 井戸だけを使つて、 HBMT の動作と似た動作モー ドを持たせる様な開発をした。然し、との発明の との実施例では、との電位井戸が追加のチャンネ ルを提供するだけでなく、n形砒化ガリウムもチ ヤンネルを提供する。との為、2つの別々の導電 領域が両方共ゲートによつて制御されるので、合 計チャンネル電流が増加する。この実施例と最初

に述べた実施例の間の動作特性の違いは、厭パイ アス動作特性にある。即ち、逆パイアスでは、ド ープされていない AIGAAS 及びドープされていた い砒化ガリウムの間にできた小さな電位弁戸が空 乏状態になり、1形砒化ガリウムのチャンネル領 坡のピンチオフ特性が支配的になる。然し、ゲー トが(例えばショットキー障壁が順パイアスの下 で導電を開始する①乃至約 0.6 ポルトの間の電圧 に)順パイアスされた時、2つのドープされてい ない層の間の小さな井戸が蓄積状態になり、とう いりパイアスでは実質的な追加の電流が得られる。 との為、第3図のIV曲線は、第2C図の構造の IV特性がピンチォフの近くでは第2A図の構造 と同様であるが、展ペイアスの下では、同じ電圧 レペルで実質的を追加の電流が流れるととを示し ている。この別の実施例は、エンハンスメント形 及びデプリーション形トランジスタの両方を組合 せた集積回路に適用し得る。

この発明のこの他の2つの重要な利点を述べると、次の通りである。第1 に、普通の MESFET で

ナは酸化性 GaAs をいくらか含むことが好ましい。 この為、この N + 層のパターンを容易に定めるこ とが出来、パターンを定めるエッテング工程のタ イミングは臨界的ではない。

凹部のエッチング並びに普通の砒化ガリウム
MESPRT 構造に伴う従来技術の重要な問題は、装置の特性が、凹部のエッチの深さに極めて影響され易く、従つて凹部のエッチが重要なパラメータであることである。然し、スライス全体にわたつてそれが絶対的に一様になる様に、このエッチ工程を制御するのは非常に困難である。この発明では、この困難が完全に避けられる。

この発明では、第1の半導体材料で構成されていて、少なくとも1 01 6/cm³ のドーパント後度を持つチャンネル層と、数チャンネル層に重なつていて、前記第1の材料と格子が整合した第2の半導体材料で構成されていて、そのパンドギャップが前配第1の半導体材料のパンドギャップよりも広く、1 01 6/cm³ 未満の正味のドーパント後度を持つ輝度層と、前記チャンネル層に電気的に接続

AdGaAs 層の上に使うことが最も好ましい薄い N + 砒化ガリウム層の処理上の利点は、砒化ガリウムをエッチして、AdGaAs で停止するエッチを使うことが容易であることである。例えば、散化剤を含む過式エッチがこういうことを達成するがプラズマ・エッチも同様である。プラズマ・エッ

された第1及び第2のソース/ドレイン領域と、 該ソース/ドレイン接続部の間で前配チャンネル 層の一部分に容量給合されたゲート電極とを有す るヘテロ接合装置が提供される。

次に一発明を図面について説明する。

#### **夹施例**

第1回に示す例の GaAs 電力 MISFET 構造では、 著しくドープされた GaAs 能動用14をドープされていない AdxGa1-xAs 層18の下に用いて、チャンネルに十分な導電電流を発生した。能動 GaAs 層14の厚さは G.1ミクロンであつて、ドーピングは 3.5×1 D<sup>17cm-3</sup> である。 AdAs のモル分数 x は G.5 に選んだ。との結果、 AdGaAs 障壁層16のペンドギャッパは 2 eV になり、 n形 GaAs チャンネル層14の電子移動度は低い(200cm² / V・秒)。 AdGaAs 層16は 0.0 6ミクロンであり、ドープされた GaAs 14と格子が整合していて、 良好な界面を持つ。 ジャーナル・オブ・アプライド・フィジィックス 誌、 第50巻第 3,484 頁(1979年5月号)所数の H. C. カモー・ジ ユニア他の論文参照。

上に述べた装置を製造して評価した。パッファ 届12を重ねた半絶録体基板10の上に、分子線 エピタャシ方法により、相異なる層 14, 16, 18 を選次的に成長させた(パツファ暦12を設けた のは電子的な理由よりも物理的な理由である。即 ち、単にそれがその後に続く層の良好なエピタキ シャル(MBB)成長を達成する助けになるからで ある。) n + GaAs 層 1 8 を設けたのは、主に接 点の形成を助ける為、即ち、ソース/ドレイン・ メタライズ部2日とチャンネル層14の間の抵抗 値を確実に小さくする為である。との薄い高度に ドープされた層は回路の他の機能の為に使うこと が出来る。例えば、それを抵抗として又はキャパ シターの極板として使りことが出来、求いはこれ をフィールド・プレートとして作用させることが 出来、成いは短絡接続部を設ける為に使うことが 出来る。ソース/ドレイン領域を限定する為並び に直列抵抗を更に減少する為に、拡散の境界24 で示す様なマスクされた打込み(例えばシリコン)

コンダクタンスは約87ミリモー/誰であり、これは良好な界面を持つMISFET の評価値と一致する。I・V曲線は非常に直線的な伝達特性を示している。即ち、ゲート電圧を同じ増分だけ歩進的に変化させた時、ドレイン電流が等間隔になる。トランスコンダクタンスが普通のMESFET のトランスコンダクタンスが普通のMESFET のトランスコンダクタンスが普通のMESFET のトランスコンダクタンスが普通のMESFET のトランスコンダクタンスが普通のMESFET のトランスコンダクタンスが普通のMESFET のトランスコンダクタンスが普通のMESFET のトランスコンダクタンスが第一トで、よの第一届大きくなり、この為、高周波性能が改善される。降伏電圧は非常に高く(19乃至20ポルト)、降伏前のゲート満れ電流は極めて少ない。AdGaAs 層16を使つたことによる降伏電圧の改善により、単位概あたりの最大出力電力が増加する。

合計のゲート幅が750ミクロン(8個のゲート・フィンガー)を持つこの様な装置のマイクロ放作性を評価した。この装置は十分に最適なものにしたわけではないが、X帯並びにそれより低いKu帯ですぐれたマイクロ波性能が結果として得られた。13 GHz で11 dB の小信号利得が得ら

を使うことが好ましい。

との技術によつて作られたサンプル装置は、ソ ース・ドレイン間の間隔が4ミクロンで、 O.6 ミ クロンの電子ピームによつて規定されたゲートを 持つくし形 FRT である。 n + 眉 1 8 は 2 ミクロン の開口が得られる様に選択的にウエットエッチプ ロセスにかけた。ソースの各パッド20に対して パイヤ・ホール(接触電框孔)を形成した。との 装置は、普通の MESFET の場合の様に、能動層に 対する凹部を必要としない。電流レペルは MBE 成 長だけによつて(即ち、帰14及び16の厚さと ドーピング濃度だけによつて)制御される。従つ て、装置の電流レベルは非常に一様にするととが 出来る。第1のMISFET装置の製造を容易にする 為、ソース及びドレインのオーミック接触には、 AdGaAs 層 1 6 を通るロ+イオン打込み部 2 4 を 使わず、接点を AdGaAs 層 1 6 を通つて直接的に 合金化して形成される。との結果、直列抵抗及び 飽和電圧が比較的高くなつた。

ゲート幅150ミクロンの MISPET のトランス

れた。10 GHz では、630 mwの出力電力が達成され、それと共に利得は7 dB、電力追加効率37 がであつた。10 GHz の時、400 mwの出力(6 dB の利得)で43 がの最大効率が得られた。最大効率が得られる様に最適にした動作条件で8 GHz で動作させた時、300 mwの出力及び7 dB の利得で、46 がの電力追加効率が得られた。

この発明はASGAAS層を絶縁体として用いた
GaAs MIS 形電力 PBT のすぐれたマイクロ液性能
を初めて実証したものである。追加した ASGaAS
層の絶縁降伏の電界が一層高い為、能動チャンネルに一層高いキャリア震度を使うことが出来、この結果電力が改善される。この構造は能動層の色を必要としないから、一層均一で再現性のある装置が得られる。この発明では、この GaAS 似力 MISPET は従来の MESPET に対するすぐれた代替品になり、出力電力、効率及び周波数の点では、MISBET のマイクロ波性能を使ぎさえするものと

考えられる。

この発明は従来の MESFET 構造と殆んど同じ形で、砒化ガリウム集積回路に集積化することが出来る。然し、この発明は或る面では利点がある。例えば、打込み - 損傷分離部を用いる場合、上側

と動作が似た動作モードを持たせるという開発を した。然し、この発明のこの実施例では、この電 位井戸が余分のチャンネルとなるだけでなく、コ 形砒化ガリウム14もチャンネルになる。との為、 2 つの別々の導電領域が両方共ゲートによつて制 御されるので、合計チャンネル電流が増加する。 との実施例と最初の実施例の間の動作特性の違い は、順パイアス動作特性にある。即ち、逆パイア スの時、ドープされていない AddaAs とドープさ れていない砒化ガリウムの間の小さな電位井戸が 空乏状態になり、n形砒化ガリウム、テヤンネル 領域のピンチオフ特性が支配的になる。然し、ゲ ートが(例えばショットキー障麼が順パイアスの 下で導電を開始する①乃至約 0.6 ポルトの電圧に) 順パイアスされると、2つのドープされていない 層の間の井戸は智教状態になり、とういうパイプ スで実質的な余分の電流が得られる。との為、第 3 図のI - V曲線は、第2 C 図の構造の I - V 特 性が、ピンチォフの近くでは、第2A図の構造の 特性と似ているが、順パイアスの下では、同じ電

のn+砒化ガリウム層 1 8 がエッチングによつて 除かれ、その時、打込み - 損傷分離部にあつて、 それに接する領域の表面にあるドープされていない A & Ga A s 層 1 6 が表面の漏れを少なくする。 こ の表面の漏れが、打込み/損傷分離部での主要な 漏れ様式である。更に、上側のn+砒化ガリウム 層 1 8 は、希望によつては、抵抗を製造する為に 使うことが出来、厚いn形砒化ガリウムテャンネル領域 1 4 も同じ様に使うことが出来る。

第4回に示すとの発明の変形の別の実施例は、ドープされていない AdGaAs 暦16と n 形砒化ガリウム暦14の間に非常に薄い追加のドープされていない砒化ガリウム暦26を挿入することによつて達成される。この追加の暦26は、厚さが例えば300分、又は100万至500分の毎年又はそれ程好ましくはないが、これより厚手又は存りにすることが出来る。この場合、AdGaAs 暦16とドープされていない砒化ガリウム層26との間の接合に電子に対する電位井戸が存在する。他の研究者はこの電位井戸だけを使つて、HEMT

圧レベルで実質的に余分の電流が流れることを示している。との別の実施例は、エンヘンスメント 形及びデプリーション形の両方のトランジスタを 組合せた集積回路に特に適用し得る。

「現在好ましいと考えられる実施例では、障壁層 1 f の厚さは約 f D D Å であり、一般的には 200 乃至 2.0 0 0 Åであるととが好ましいが、随意遇 択により、100Å(又はそれ以下)という様に 薄くしても、或いは 3,B 0 0 flという様に厚くし てもよい。チャンネル層14の厚さとドーピング の積が、従来の MBBFET に見られるものと比較し 得るものであることが好せしいが、この発明はチ ヤンネルに非常に高いドーピングを使うととが出 来る様にする。皮いはとの代りに、結果としてピ ンチオフ電圧特性が一層高くなつても、ゲートの 降伏電圧が一層高いことによつて差支えがないの で、この発明は従来の MESPET にみられる値より も、ドーピングと厚さの後に一層大きな値を使う ことが出来る様にする。チャンネル層14はX帯 の動作では、厚さが1,000万至2,000Åであ ることが好せしいが、更に高い周波数では一層薄くすることが出来る。これは300Å(又はそれ以下)という様に薄くすることも出来るし、或いは0.5ミクロンという様に厚くすることも出来る。暦14の最も好ましいドーピング・レベルは1万至10×10<sup>17</sup>/cm³であるが、これより低いドーピング・レベルも使うことが出来る。チャンネルのドーピング・レベルは少なくとも1×10<sup>16</sup>でなければならないが、直列抵抗を最小に抑える為に、これよりずつと高くすることが好ましい。

主な好ましい実施例は障盤層に As(0.5) Ga(0.5) As を使うが、パンドやヤップが異なるこの他の AsGaAs 合金もその代りに使うことが出来る。 GaAs / AsGaAs 系に頼る必要さえない。 その代りに、格子が整合するこの他のヘテロ接合系を使うことが出来る。 チャンネル層 1 4 と障壁層 1 6 の間のパンドやヤップの差が少なくとも 0.3 eV であることが好ましいが、随意選択により、この差は 0.1 eV という様に小さくてもよい。 2 種類の材料の間のパンドやヤップの差を一層小さ

てパラメータが同等であれば、ゲートの単位幅あたり、一層多くの電力を達成することが出来る。

更に、ドープされていないA&GaAs 層とn 形砒 化ガリウム層との間にドープされていない砒化ガ リウム層を介在配置したこの発明の第2の実施例 は、ドープされていない2つの層の間の電位井戸 に於ける導電の為、従来のMBSFEIT 装置に較べて 電流容量が増加するという別の利点を有する。

この為、この発明は、 n 形 GaAs チャンネルの上の絶縁体としてドープされていない A A GaAs 層を用いた金属 - 絶縁体 - 半導体電界効果トランジスタを数示するものである。ペンドギャップが広い A A GaAs の絶縁破壊の電界が一層高い為に、従来の GaAs の絶縁破壊の電界が一層高い為に、従来の GaAs の MESFET に較べて、 ゲートの降伏電圧が著しく改善される。 この発明の装置の構造の降伏的のゲート絶縁体が存在することにより、ゲートの容量 Cgs も減少する。更に、 チャンネルの電子密度がヘテロ接合の離りに全く集中しない。 これは、 チャンネルの直列抵抗が小さいことを意

くする時、 この発明の装置の動作は従来の MESFRT 装置に似て来る傾向がある。

#### く発明の効果>

HEMT 装置と軟べたこの発明の主な利点を述べると、この発明では、同じ寸法の HEMT 装置よりも、一層大きな電力(並びにそれに伴つて一層多くの電流並びに一層大きな電圧)が得られる。従つて、この発明の装置は HEMT 装置よりもより多くの電力を発生する能力を持つている。

HBMT 装置に較べた別の利点は製造が一層情単であることである。この発明では、 GaAs とA/GaAs の界面がそれ程序界的ではないから、処理により多くの自由があることは明らかである。

従来の MESPET 装置と対照すると、との発明の主な利点は次の通りである。凹部をエッチする深さがもはや装置の性能に関連するパラメータではないから、スライスにわたる均一性が改善される。2番目に、この発明の装置は、所定のドーピング及び厚さのパラメータに対し、従来の MESPET よりもずつと高い電圧で動作することが出来、従つ

味すると共に、チャンネルの移動度がヘテロ接合に於ける完全でない界面の為に劣下することがないことをも意味する。これら全ての要因の結果、高い電力、効率及び動作周波数が使える GaAs 電力 PBT 構造が得られる。最適にしたものではないゲート幅 7 5 0 ミクロンの装置は、1 0 GHz で、出力電力が630 mW、利得が7 dB、電力追加効率37%であった。出力電力レベルを下げた時、X帯で46%という高い電力追加効率が得られた。

ペンドヤヤップが異なり、格子が整合する1対の半導体材料として、A&GaAs 及び GaAs を用いたへテロ接合系の場合を主としてとの発明を説明したが、この発明は InP / GaInAsP, CdTe /HgCdTa 及び他の周知の多くの材料の様な、格子が整合するこの他の任意のヘテロ接合半導体系を用いてこの発明を実施することが出来る。例えばパンコープの著書「オプティカル・プロセッセーズ・イン・セミコングクターズ」を参照されたい。

当業者に明らかな様に、 本の発明はマイクロ波 装置の分野で基本的な新規性をもたらしたもので

## 特開昭61-184887(9)

あり、従つてその範囲は特許請求の範囲のみによって限定されることを承知されたい。

#### 4. 図面の簡単な説明

第1 図は 本発明の第1 のサンプル実施例を示す簡略断面図、第2 A 図~第2 C 図は第1 図の変置、従来の HBMT 装置、並びに第4 図に示した な 発明の別の実施例の装置に対する大体のパンドダイアグラムをゲート及びテヤンネルを通る垂直線に沿つて示すグラフ、第3 図は第1 図及び第4 図の装置の大体のI - V 曲線を示すグラフ、第4 図はドープされていない A 4 Ga As 層及び n 形 吐 化 ガリウム層の間に非常に薄い追加のドープされていない は か ない 吐 化 ガリウム層を挿入することによつて得られる 発明の変形の別の実施例を示す簡略断面図である。

## 主な符号の説明


1 4: n 超砒化ポリウム層


16:ドープされていない AJCAAS 層


20:ソース/ドレイン・メタライズ部


22:ゲート電極


#### 国国の移命(内容に変更なし)











# 手 続 補 正 蕾(方式)

**昭和6/年3 月/3日** 

## 特許庁長官殿

1. 事件の表示

昭和 60 年特許原第 214363 号

2. 発明の名称

ハテロ接合短置

3. 補正をする者

事件との関係 特許出願人

会 テキサス インスツルメンツ:インコーポレイテッド

4代理人

〒100 東京都千代田区大手町二丁目2番1号 新 大 手 町 ビ ル デ ン グ 3 3 1 収 所 (211) 3 6 5 1 (代 安)

(6669) 淺

5. 補正命令の日付

昭和4/年 /月28日

- 6. 杣正により増加する発明の数
- 7. 補正の対象

8. 補正の内容 別紙のとおり 図画の浄む (内容に変更なし)



-476-